(11) Publication number: 2001160590 A

Gi メッチ後の転船機によるchのストレス数先の使

Generated Document

### PATENT ABSTRACTS OF JAPAN

Ⅰ Caメット被首都在

(21) Application number: 11341076

(51) Intl. Cl.: H01L 21/768 H01L 21/3205

(22) Application date: 30.11.99

(30) Priority:

(43) Date of application

12.06.01 publication:

(84) Designated contracting states: (71) Applicant: FUJITSU LTD

(72) Inventor: YAMAGAMI AKIRA

**OTSUKA TOSHIYUKI HOSODA TSUTOMU** 

(74) Representative:


# (54) METHOD OF FORMING WIRING AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the yield of a lowresistance multilayered wiring while the wiring is formed in forming the wiring through a short-time manufacturing process by applying the plating method to the damascene method, and to improve the reliability of the wiring when the wiring is in use.

SOLUTION: In forming wiring 36 on wiring 23 formed by filling up wiring grooves 19 with plated Cu films 22 by filling up via holes 30 and wiring grooves 33 with plated Cu films 35 through the via holes 30, lowtemperature annealing is performed immediately after the Cu films 22 and 35 which become the material films of the wiring 23 and 36 are formed. At the same time, the processing temperatures in various processes including the H2 plasma treatment performed after the wiring 23 and 36 are formed by CMP, and the continuous formation of interlayer insulating films 25 and 38 are controlled to a prescribed low temperature or lower.

COPYRIGHT: (C)2001.JPO



## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-160590 (P2001-160590A)

(43)公開日 平成13年6月12日(2001.6.12)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 1 L 21/768

21/708

H01L 21/90

P 5F033

21/88

K

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

(22)出願日

特願平11-341076

平成11年11月30日(1999.11.30)

(71)出願人 000005223

富士通株式会社

田上四水以五江

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 山上 朗

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 大塚 敏志

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100090273

弁理士 國分 孝悦

最終頁に続く


Cuメッキ後の熱処理によるCuのストレス変化の例

#### (54) 【発明の名称】 配線の形成方法及び半導体装置の製造方法

### (57)【要約】

【課題】 ダマシン法にメッキ法を適用して短時間の製造プロセスで低抵抗の多層配線を形成するに際して、形成過程における歩留まり及び実使用中での信頼性を大幅に改善する。

【解決手段】 配線溝19にメッキCu膜22を充填してなる配線23上に、ビア孔30を介して当該ビア孔30及び配線溝33にメッキCu膜35を充填してなる配線36を形成するに際して、配線23,36の材料膜となるメッキCu膜22,35を形成した直後に低温アニール処理を施すとともに、CMPにより配線23,36を形成した後のH。プラズマ処理及びそれに引き続く層間絶縁膜25,38を含む諸工程の処理温度を所定の低温度以下に制御する。



## 【特許請求の範囲】

【請求項1】 半導体基板の上層に形成された第1の絶縁膜に所定の配線溝を形成する工程と、

前記配線溝を埋め込むように全属膜をメーキ形成する. 程と、

前記金属膜を研磨し、前記配線構内のみを充填するよう に前記金属膜を残して配線を形成する工程と、

少なくとも前記配線上に第2の絶縁膜を形成する工程と を含み、

前記金属膜の形成直後に当該金属膜に所定温度の熱処理 10 を施すとともに、前記等2の絶縁膜の形成温度を含む前 記配線形成後の諸工程の処理温度を所定の低温度以下に 制御することを特徴とする配線の形成方法。

【請求項2】 前記金属膜の形成直接における前記熱処理の前記所定温度を $8.0 \% \sim 2.0.0 \%$ の範囲内の温度とすることを特徴とする請求項1(に記載の配線の形成方法

【請求項3】 前記配線形成後の諸工程の処理温度を4 00℃以下とすることを特徴とする請求項1に記載の配 線の形成方法

【請求項4】 少なくとも前記各工程を含む…連のプロ セスを経て、前記配線を形成した後、

形成された前記配線と開乳を通じて電気的に接続されるように、前記一連のプロセスを所定回放繰り返して、多層配線を形成することを特徴とする請求項1に記載の配線の形成方法

【請求項5】 半導体基板上に所定の半導体素子を形成し、前記半導体素子の上層に当該半導体素子と電気的に接続するように配線を形成する半導体装置の製造方法であって、

前記配線を形成するに際して、

前記半尊体素子の上層に形成された第1の絶縁膜に所定 の配線溝を形成する工程と、

前記配線溝を埋め込むように低抵抗の全属膜をメッキ形成する工程と、

前記金属膜を研磨し、前記配線溝内のみを充填するよう に前記金属膜を残して配線を形成する工程と、

少なくとも前記配線上に第2の範隷膜を形成する工程と を含み、

前記金属膜の形成直後に当許金属膜に所定温度の熱処理 40 を施すとともに、前記第2の絶詩膜の形成温度を含む前 記配線形成後の諸工程の処理温度を再定の低温度以下に 制御することを特徴とする半導体装置の製造方法。

# 【毎明の詳細な説明】

### [0001]

【範囲の属する技術分野】本範囲は、いわゆるダマシン法により絶穀膜の溝内に配線を充填形成する方法及ひこの配線を備立た半導体装置の製造方法に関し、特にデュアルタマシン法により形成する多層配線に適用して好適である。

#### $[0\ 0\ 0\ 2]$

【従来の技術】従来の半導体装置の配線技術において は、AI合金を配線材料として用い、トライエッチング 法によりパターン形成していた。ところが近年では、半 尊体装置の更なる微細化・高速駆動化が要請されてお り、より低抵抗且つ高電流密度の配線材料が要求され、 しかも形成時の総処理時間の短縮化が要求される。これ に応えるため、配線材料としてはAT合金の代わりに例 えばCuが用いられ、処理法としてはダマシン法の適用 - が検討されている。即ち、Cu配線を形成する場合、エ チング法ではエッチャント及び水分の影響でコロージ ョンが発生し形成が困難となることから、絶縁膜の構内 に金属(メタル)を埋め込み、研磨することで溝の中に のみメタルを残す、いわゆるダマシン法を用いて配線を 形成する必要がある。この方法は、B. Luther等によ O, "PLANER COPPER-POLYIMIDE BACK END THE LINE IN TER CONNECTIONS FOR ITSI DEVICES" Proceedings of 10<sup>11</sup> International VMIC,PI5-21, 1993 で報告されてい

20 【0003】特に、更なる工程短縮を実現するには、いわゆるタマシン法により下部配線溝を充填する下部配線を形成した後、上下で隣接する配線間を接続するビア孔と上部配線を形成するための上部配線溝を形成した後、上部配線溝とビア孔に同時にメタルを埋め込んで研磨する、いわゆるデュアルタマシン法により多層配線を形成する必要がある。この方法は、インターナショナル・ビジネス・マシーン・コーポレーション(IBM)より特間半10-143914号公報などに開示されているデュアルタマシン法を用いる場合、従来用いていたような埋め込み性能の劣るスパッタ法によるメタルの堆積では、絶縁膜の配線溝内へのメタルの埋め込みが困難であり、従来のスパッタ法に代わりにメッキ法により配線材料の堆積を行なう必要がある。

#### [0004]

【発明が解決しようとする課題】メッキ法により堆積されたくります、スパック法により堆積するくりかに比して、堆積直接の状態がアモルファスとなり、多くのホイドを含んている。半導体装置の配線としてご層以上の多層配線を形成した場合に、形成過程においてで収表面にて酸化を還元するための水素を含んだ雰囲気におけるアニール処理が必要であるが、このアニールによりメリル構造が変化するため、配線内やビア孔内でメタル中のホイトの凝集やメタル自身の体積の縮小が発生する。これに起因して、形成過程で断線が注して歩留よりの低下を招来したり、実使用中でストレスマイクレーションが生じて重大な故障が引き起こされるという問題がある。

50 Cu妻面にパーシャーションを施す前に、Cu研磨後の

表面净化にH<sub>2</sub> アニール (350℃、30分) を用いた 場合の前記パターンの歩留まりを調べた。その結果を図 10に示す。チェーンのボディ形状かり、3(幅:W) 三20(長さ:L)gmの場合、コンタクトの歩留まり は99%以上であるか、チェーンのホディ形状が10 (幅) ・2 () (長さ) wmの場合にはコンタケトの歩留 まりが9.5%以下に低下することがわかる。この変化は 信頼性試験において顕著となる。同ハターンの信頼性試 験における200℃の温度下での放置試験の結果を図1 1に示す。ボディ形状が前者のパターンにおいては全く。10 **劣化が見られない(プロ・トできないため、図中には表** 示していない。のに対して、後者のパターンにおいては 1000時間以下ではは100%の磨耗故障を示してい

【0006】この点、配線溝の埋め込みを改善するため に上層にCVD法でキャップするプロセスや、特開平8 - 30391号会報による部ドリプローによる埋め込み の改善を図るプロセス等が知られているが、何れもプロ セス中の埋め込みの改善やエレクトロマイグレーション の改善を目的としており、プロセス中のピア孔の不良や 20 ピア孔のストレスマイグレーションに対する報告は無

【0007】このように従来では、テュアルダマシン法。 を用いて多層配線をメッキ形成することにより、短時間 の製造プロセスで低抵抗の多層配線を形成することが可 能となる反面、形成過程の断線発生による事留まりの低 下や、実使用時でのストレスマイグレーション等による。 信頼性の低下を招来するという深刻な問題が未解決な現 況にある。

【0008】そこて本範囲は、タマシン法にメーキ法を 30 適用して短時間の製造プロセスで低抵抗の多層配線を形と 成するに際して、形成過程における歩留まり及び建使用。 中での信頼性を大幅に改善する配線の形成方法及び当該 配線を備える半導体装置の製造方法を提供することを目 的とする。

### [0009]

【課題を解決するための手段】本を明は、前記課題を解 決するため、以下に示す諸熊様を有する。

【0010】第1の態様は、配線の形成方法であって、 半導体基板の上層に形成された第1の絶縁膜に海淀の配 40 填してなる第1の配線23上に、ピア乳30を介して沓 線溝を形成する工程と、前記配線溝を埋め込むように全 属膜をメーキ形成する工程と、前記金属膜を研磨し、前 記配線溝内のみを充填するように前記金属膜を残して配 線を形成する工程と、少なくとも前記配線上に第2の絶 絵膜を形成する主程とを含み、前記金属膜の形成直後に 当法定属膜に所定温度の熱処理を施すとともに、前記第 2の絶縁膜の形成温度を含む前記配線形成後の諸工程の 処理温度を所定の低温度以下に制御することを特徴とす

【0011】前記第1の態様において、前記金属膜の形 50 と(以下、条件2とする。)である。

成直後における前記熱処理の前記所定温度を80℃~2 00℃の範囲内の温度とすることが好適である。

【0012】前記第1の態様において、前記配線形成後 の諸工程の処理温度を400C以下とすることが好適で

【0013】前記第1の態様において、前記配線を多層 配線として形成するに際して、少なくとも前記各工程を 含む一連のプロセスを経て、前記配線を形成した後、形 成された前記配線と開孔を通じて電気的に接続されるよ うに、前記一連のプロセスを所定回数繰り返して、多層 配線を形成することが好適である。

【0014】第2の態様は、半導体装置の形成方法であ って、半導体素子上に形成される配線を前記第1の態様 により形成することを特徴とする

# [0.015]

【作用】本発明では、タマシン法にメッキ法を適用して 配線を形成するに際して、配線材料である金属睫形成直 後に低温熱処理を施し、更にそれに加え、配線溝内のみ に金属膜を残して配線形成する研磨を施した後の層間絶 **穀膜の形成工程を含む諸工程を所定の低温度に制御して** 行なう ここで、前記低温熱処理の工程を省略して配線 形成後の諸王程を所定の低温度に制御して行った場合、 製造時における配線の歩留まりは改善されるものの、実 使用時におけるストレスマイグレーション等の緩和はみ られない。そこで、上記の如く前記低温熱処理の工程と 配線形成後の諸工程の低温度制御を併用することによ り、その後の諸熱処理に起因するストレス量が緩和さ れ、配線中のボイドの形成や体積減少が消止されて信頼 性の大幅な向上が実現する。

#### [0016]

【竜明の実施の形態】以下、本竜明を適用した具体的な 実施形態について図面を参照しながら詳細に説明する。 【0017】(本実施形態の主要構成による機能)先 す、本発明の配線の形成方法を構成する各工程のうち、 本金明の主な特徴をなす工程の機能について説明する。 【0018】本実施那態では、いわゆるデュアルタマシ ン法にメーキ法を適用して多層配線を形成する方法を主 要構成として開示する。本例では、例えば図2~図8を 参照すれば、第1の配線溝19にメーキCu膜22を充 該ピア孔30及ひ第2の配線溝33にメッキC u 膜35 を充填してなる第2の配線36を形成する。

【0019】ここで、本実施形態の主要構成は、第1及 び第2の配線とは、36の材料膜となるメッキ金属膜 (C u 膜 2 2 、 3 5 )を形成した直後に低温アニール処 理を施すこと(以下、条件1とする。)と、CMPによ り第1及び第2の配線23、36を形成した後の日。プ ラスマ処理及びそれに引き続く層間絶浸膜25,38を 含む諸工程の処理温度を所定の低温度以下に制御するこ

【0020】 - 条件1の機能-

以下、条件1の機能について、定量的考察を交えて説明 する。図1は、メッキじ u 膜に加熱の温度を変えて測定 したストレス変化を示す特性図である。x 軸に温度、v 軸にストレスを示している。昇温、降温の方向を矢印で 水牛。

【() () 2 1】 図1 (a) は、Cu < / キ後に12 0 Cま で上昇させ、空温まで戻したときのストレスの変化を示 しており、図1 (b) は、プロセス中の最大温度を仮定 し、420℃まて変化させ室温まで展したときのストレー10。まられる。 ス変化を示す。図中には本例に示す条件1(くっキ後ア ニール」の有無を示している。室温から420℃に昇温 する過程で、200℃までは熱膨脹に従って拡散ケリー プのためにストレス変化が見られ、200℃以上からじ uの早い拡散のためにストレスが緩和される減少が見ら れる。ここで、生じた緩和は窒温に戻した場合でも保持 され、窓温状態では逆のストレスとなる。

【0022】C u 配線は、絶穀膜成長時に要する熱処理 により図1 (b) に示すような熱ストレスを受けてい。 る。熱ストレスによりCu構造が変化し、Cu配線の内 20 部にボイトや体積縮小等が生しることが、配線及びピア 孔におけるボイド形成のトライビングフォースとなって 1.30

【0 0 2 3】図1 (a)に示すように、メッキじ u 膜の 堆積直接に指摘Cu膜に対してCuの早い拡散が生しる 200で温度以下で熱処理を行うと、ダマシン法による 配線溝の内部でじゅが膨張しつつ、じゅのグレイン成長 及びボイド析出が促進する。その後、室温に戻った状態 ては、Cuの緻密化とストレスの緩和が起こっている。 ここでは、CMP研磨しるの部分が収縮するが、研磨後 30 の配線溝の内部における体積は維持されている。

【0024】図1(a)に示すように、Cu くっキ優の Cu膜は、熱処理により-1.0 · 10 · dyn, cm 🕆 以上あたりまて一方向(熱膨脹)に増加するが、温度 を下げる過程で1.0・10 dyn.cm 程度+方 向にストレスが増加(体積の収縮)する。この変化は以 下のことを示唆する。120℃でで uカ膨張した状態で | ホイト析出と結晶粒成長が行われている段階では、C u とパリアメダルの密着性は良好に保たれている。この。 後、室温に)差す過程で体積の収縮した分だけストレス変 40 化が生しる。

【0025】実際の多層配線形成プロセスでは、更にこ の後に絶縁関等の成長時における熱処理の影響を考える。 必要がある。この条件1によるじ u メッキ直後の200 で以下の熱処理を行なわない場合には、400℃まで上。 昇する過程で-5.0回10 dvn, cm 程度まで ストレス変化する。200℃まで温度が上昇するとCu の早い拡散によりストレスの緩和が発生する。この過程 においてボイトの析出により、ピア孔の内部での断線が 発生している。メッキCu直後の熱処理を低温で行って 50 件1,2を備えた4発明の主要構成をなす多層配線の形

おくことにより、図1(b)に示すように、その後の熱 処理によるストレス量の変化が緩和され、多層配線形成 プロセス中の熱処理によるボイドの形成及び体積の縮小 が生じ難くなることがわかる。

【0026】Cuメッキ後に室温で放置した場合でも、 グレインの成長が見られることが知られているが、この 場合にはボイド形成を抑制する作用は見られない。これ は先に示した、120℃で熱処理したときのストレス変 化を起こすような緻密化が生しないためによるものと考

【0027】以上の考察から、条件1におけるCukヶ キ膜形成直後の熱処理によりストレス量の変化が緩和さ れ、実使用時における信頼性の向上を実現できることが、 わかる。この場合、熱処理の適正温度範囲としては、室 温に戻した際に収縮によるストレス変化の見られる80 で以上で、且つ早い拡散の発生しない200℃以下が好。 適であり、ストレス変化の抑制を考慮して1分程度の短 時間で行なうことが好ましい。

### 【0028】 - 条件2の機能

条件とは、言わば条件1の機能を補完するものである。 条件1の考察からも、Cuマーキ膜のCMPによる配線 形成後の層間絶縁膜形成に必要なアニールを代表とする。 諸熱処理において、各処理温度を400℃以下に制御す。 れば、ストレス量の変化が緩和されることが示唆され る。なお、本例の例えば図2~図8において、第1及び 第2の配線23、36のCu表面を浄化するための工程 等は、如アニールのようにサーマルバジェットの大きい。 処理を行うと効果が減少するので避けることが望まし い。但し、エッチングダメージを除去するための最終で ニールはプロセスの終わりに適切な温度及び時間で行う ようにし、多層配線形成の各工程でのサーマルバシェー トの低減化を図ることが望ましい。

# 【0029】-条件1と条件2の関係~

従来のデュアルタマシン法にメッキ法を適用したCu多。 層配線の形成方法に条件とのみを付加した実験を行なっ た。即ち、CMPによる配線形成後のアニールを行なわ。 ず、層間絶滑膜形成時の処理温度を下げて(全て400 ℃以下)多層配線を形成し、形成時の電溜まり及び実使 用時の信頼性を調べたところ、歩溜まりの向上はみられ たが、信頼性の同復は認められなかった。

【0 0 3 0】そこで、従来のC u 多層配線の形成方法に 条件1及び条件2の双方を付加した実験を行なったとこ ろ、歩留まりの向上に加えて信頼性の大幅な回復が認め られた。

【ロロ31】このことかに、条件1及び条件2の双方が 相まって、高い無留まり及び信頼性を確保しつつ、短時 間の製造プロセスで低抵抗の多層配線を形成することが 可能となることがわかる。

【0032】 (多層配線の形成方法) 続いて、前述の条

成方法について説明する。図2~図8は、デュアルタマシン法にメッキ法を適用して多層配線(ここでは2層)を形成する工程を順に示す概略断面図である。

【0033】先ず、図2(a)に示すように、半摩体基板(不図示)を覆うように層間絶縁膜11を堆積形成した後、層間絶縁膜11に下層配線と通じるピア孔12を開孔形成する。次に、ピア孔12の内壁を覆うように下すN等の下地膜13を形成し、ピア孔12を埋め込む膜壁にW膜を堆積形成して、このW膜を化学機械研磨(CMP)してピア孔12のみにWが充填されてなるWフラ 10 グ14を形成する

【0034】続いて、図2(b:に示すように、層間絶 緑膜11及がWプラグ14上にSicN。膜15を膜厚 30nm程度に形成する。次に、SicN。膜15上に FSG(fluoro-silicate glass)からなら層間絶縁膜 16を膜厚500nm程度に堆積形成した後、フォトリ ソグラフィーの露光に対する反射防止膜17を形成する。

【0035】続いて、図2(c)に示すように、フェトレジスト18を塗布し、フェトリソグラフィーによりフ 20ェトレジスト18を加工して、各Wプラグ14上で開口する配線溝パターン18aを形成する。次に、フェトレジスト18をマスケとし、SiNに膜15をエッチンクスト・バーとして、反射防止膜17及び層間逆縁膜16をドライエーチングする

【0036】続いて、図2(d)に示すように、フォトレシスト18を圧化処理等により除去した後、更にSin Na 膜15をドライエーチングして層間絶縁膜11及ひ各Wプラグ14の表面を露出させ、配線溝パケーンに像った第1の配線溝19を形成する。

【0.0.3.7】続いて、図.3.(a) に示すように、半導体基板に $H_c$  を含むプラスマ処理、ここでは $N.H_c$  プラズマ処理を施して第1の配線溝1.9内を洗浄する。ここで、前記プラズマ処理としては $N.H_c$  ガスの代わりに $H_c$  ガス、 $N_c$   $-H_c$  混合ガス、 $H_c$   $-A_c$  混合ガス等を用いてもよい

【0038】続いて、図3(b)に示すように、R下処理として逆スパックを熱酸化膜の膜厚換算で10nm程度行って層間絶続膜11を洗浄した後、TaNからなるハリアメタル膜20を膜厚25nm程度に、更にシート金属膜としてCu膜21を膜厚200nm程度にクラスクー化されたスパック装置により真空中で連続的に堆積形成する。ここで、R下処理とバリアメタル膜20及びCu膜21の形成は真空中で連続的に行なうことが望ましい。

【0039】続いて、図3(c)に示すように、パリアメタル20全電極として、メッキ法により第1の配稿費19内を埋め込む膜厚、ここでは $1\mu$ m程度にCu膜22を形成する。

【0040】続いて、図3 (d) に示すように、Cu膜 50 に倣った第2の配線溝33を形成する。

22のメッキ形成直後に窒素雰囲気で満たされたホットプレート上で80℃~200℃の低温、ここでは150℃で1分間の加熱処理を行う。この処理により、後述するようにビロ膜22のストレス変化及びビロのグレイン成長を促進させる。ここで、加熱処理としてはホットプレートを用いたパーク法以外にも、CVD装置を用いたり、ランプやレーザ等を用いても良い。

【0041】続いて、図1(a)に示すように、ダマシン法によるCu膜22の分離のため、CMP法によりCu膜22(21)及びバリアメタル膜20を研磨して第1の配線溝19内のみにCu膜22を残した後、ウェット処理により洗浄して第1の配線23を形成する。次に、H。を含むプラズマ処理、ここではNH。プラズマ処理を400℃以下の低温で短時間、ここでは350℃で30秒間行い、露出した第1の配線23の表面を洗浄・還元して表面酸化膜を除去する。ここで、前記プラズマ処理としてはNH。ガスの代わりにH。ガス。ドー・H。混合ガス、H. Ar混合ガス等を用いてもよい。

【0042】続いて、図4 (b) に示すように、NH: プラスマ処理と同一のチャンバーにより当該処理と連続した400℃以下の低温下で、第1の配線23の表面の拡散バリア(パッシベーション)となるSi: N: 膜24を膜厚70nm程度に堆積形成する。次に、Si: N: 膜24上にFSGからなる層間絶線膜25、Si: N: 膜26、FSGからなる層間絶線膜27を膜厚700nm程度、30nm程度、700nm程度に順次形成し、更に反射防止膜28を形成する

【0013】続いて、図1(c)に示すように、フォトレジスト29を確布し、フォトリソグラフィーによりフ30 ォトレジスト29を加正して、各第1の配線23上で開口する開孔パターン29aを形成する。

【0014】続いて、図5 (a) に示すように、フォトレシスト29をマスクとし、SisNi 膜24をエッチングストッパーとして、反射防定膜28、層間絶縁膜27、SisNi 膜26及び層間絶縁膜25をドライエッチングして、開孔パクーン29 aの所状に倣ったビア孔30を形成する。次に、フォトレジスト29を灰化処理等により除まする。

【0046】続いて、図5(c)に示すように、フェトレジスト32を譲布し、フェトリングラフィーによりフェトレジスト32を加工して、各ビア孔30上で関ロする配線層パクーン32aを形成する。次に、フェトレジスト32をマスクとし、SisNi膜26をエーチンクストーパーとして、反射防止膜28及び瞬間絶縁膜27をトライエーチングして、配線層パクーン32aの出状に倣った第2の配線溝33を形成する。

【0047】続いて、図6(a)に示すように、フォト レジスト32及び保護材料31を灰化処理等により除去。 した後、ピア孔30の底部に残るSi:Nに膜21及び 第2の配線溝33の底部に残るSi。N:膜26を全面 ドライエッチングにより除去する。このとき、第20配 線溝33とピア孔30とが一体となる。

【0.048】続いて、図6 b) に示すように、圧。を 含むプラスマ処理、ここではNH。フラズマ処理を40 0℃以下の低温で短時間、ここでは350℃で30秒間 面を洗浄する。ここで、前記プラズマ処理としてはNH がえの代わりにH。ガス、N。一H。混合ガス、H。 - Aェ混合ガス等を用いてもよい。

【0 0 4 9】続いて、図7 +a:に示すように、TaN おふなるバリアメグル膜34を膜厚25mm程度に、更 にシート全属膜としてCu膜 ( 何対示) を膜厚2 0 0 n m程度にスパック装置により真空中で連続的に堆積形成 する。次に、パリアメタルは1を電極として、メッキ法 により第2の配線溝33及びビア孔30内を埋め込む膜 厚、ここでは1mm程度にCn膜35を形成する。次。 に、Cu膜35のメーキ形成直後に窒素雰囲気で満たさ れたポットプレート上で200℃以下の低温、ここでは 150℃で1分間の加熱処理を行う。この処理により、 後述するようにCu膵35のストレス変化及びCuのグ レイン成長を促進させる。

【0050】続いて、因7(b)に示すように、ダマシ ン法によるCa膜22の分離のため、CMP法によりC u膜35及びパリアメタル膜34を研磨して第2の配線 溝35及びピア乳30内のみにCu膜35を残した後、 ウェット処理により洗浄して第2の配線36を形成す。

【0.0.5.1】続いて、図8 (a) に示すように、H. を 含むプラスマ処理、ここではNH。プラスマ処理を40 0℃以下の低温で短時間、ここでは350℃で30秒間 行い、露出した第2の配線は6の表面を洗浄して表面酸。 化膜を除去する。ここで、前記プラズマ処理としては19 H。ガスの代わりにH。ガス、N。一日。混合ガス、H 三十八十混合ガス等を用いてもよい。次に、NH。プラ ズマ処理と同一のチャンパーにより音詩処理と連続した。 100℃以下の低温下で、第2の配線36の表面の拡散 40 バリア (パッシーーション) となるSi。Nに膜は7を 膜厚でUnm程度に堆積形成する。更に、カバー膜とし てシリコン酸化膜(SiO膜)38を膜厚100mm程。 度に、Si:N:膜39を膜厚300mm程度に順次形。 皮する

【0.0.5.2】続いて、図8(b)に承すように、ハッド 電極を形成するためにフォトリッグラフィーを行い、フ オトレンストをマスクにSi Ni 膜37及びシリコン 酸化膜38をドライエ、チングする。次に、フォトレジ ストを除去した夜、S1: Nに膜37をドライエッチン 50 記配線上にシリコン窒化膜、前記層間絶縁膜を順次形成

ゲして第2の配線36の表面を露出させ、H。を含むN 」 雰囲気下における400℃以下の低温下にて、最終の アニール処理を施す。これにより、ハット電極の開口4 1)を形成する

【0053】しかる後、閘口10に対するバッド電極の **出成やその他の後工程を経て、多層配線が完成する** 

【0054】 お実施形態の多層配線の形成方法によれ は、多層プロセス終了後の配線の断線による歩溜まりの。 低下を抑制でき、ストレスマイダレーション等に起因す 行い、ビア孔30の底部に露出した第1の配線23の表。10~5不良の発生率を抑えて信頼性の大幅な向上に寄与す。 る。先に示したチェーンコンタクトパターンの構造(L 」W=10」20μm,ピア扎径=0.28μm)を持 つチューン数2000個のモニターにおいて、多層プロ セス終了後のピア孔の黒留まりは本実施形態と従来の形。 成方法との間ではほ100%の場留まりとなった。ま た、同パターンを用いて200℃の加速条件でおこなっ。 たストレスマイグレーションの評価結果では、イッキ後 の加熱を行わないものは1年以下の寿命となったが、本 例の方法では上分な寿命。少なくとも実使用条件で10 20 年以上) が得られた。

> 【0055】以上説明したように、本例によれば、高い **黒留まり及び信頼性を確保しつつ、短時間の製造プロセ** スで低抵抗の多層配線を形成することができる。

【0 0 5 6】 (多層配線を備えた半導体装置) 具体的。 に、半導体基板上に半導体素子、ここではMOSトラン シスタを形成し、続いて前述の各工程により多層配線を 形成した一例を図りに示す。

【0057】MOSトランジスタは、通常の方法、即。 も、シリコン半導体基板1上に薄いシリコン酸化膜及び 30 所定厚の多結晶にリコン膜を形成し、これらをフェトリ コグラフィー及びそれに続くドライエッチングによりバ ターニングして、ゲート絶縁順2及びゲート電極3を形 成する。続いて、ゲート電極は(又はフォトレシスト 等にをマスケとして半導体基板1と反対導電型の不純物 をイオン注入し、アニール処理することにより、ソース 「ドレイン」を形成する。そいて、各ソース「トレイン 4と接続するようにWプラグ14を形成し、前述の各工 程により多層配線を形成する。

【ロロ58】本例によれば、高い渉留まり及び信頼性を 確保しつつ、短時間の製造プロセスで低抵抗の多層配線 を形成することができるため、従来では得られなかった。 高性能の半導体装置を実現することが可能となる。

【0059】なお、以下の諸態様も本施則を構成する。

【0060】態様1は、配線の形成方法であって、少な **くとも一部が露出した前記配線表面に、H』を含む混合** ガスによるプラスマ処理を施して浄化することを特徴と

【0061】態様では、前記態様1に記載の配線の形成 方法であって、前記浄化に続いてプラズマ処理により前 することを特徴とする。

【0062】態様3は、半導体装置の製造方法であって、少なくとも前記各工程を含む一連のプロセスを経て、前記配線を形成した後、形成された前記配線と開孔を通じて電気的に接続されるように、前記一連のプロセスを所定回放繰り返して、多層配線を形成することを特徴とする

#### [0 0 6 3]

【発明の効果】本発明によれば、高い歩留まり及び信頼性を確保しつつ、短時間の製造プロセスで低抵抗の配線、特に多層配線を形成することが可能となり、更には当該多層配線を備えた高性能の半導体装置を実現することができる。

### 【図面の簡単な説明】

【図1】 C u メッキ膜形成後の熱処理によるストレス変化を示す特性図である。

【図2】 本実施形態による多層配線の形成方法を工程順に示す概略断面図である。

【図3】 図2に引き続き、本実施形態による多層配線の 形成方法を工程順に示す概略断面図である。

【図4】図3に引き続き、本実施形態による多層配線の 形成方法を工程順に示す概略所面図である。

【図 5 】図 4 に引き続き、本実施形態による多層配線の 形成方法を工程順に示す概略断面図である。

【図6】図5に引き続き、本実施形態による多層配線の 形成方法を工程順に示す概略断面図である。

【図7】図6に引き続き、本実施形態による多層配線の

形成方法を工程順に示す概略断面図である。

【図8】図7に引き続き、本実施形態による多層配線の 形成方法を工程順に示す概略断面図である。

12

【図9】本実施形態により製造されたMOSトランジスタを示す概略断面図である。


【図10】 従来の配線の形成方法によるチェーンコンタクトの要留まりを示す特性図である。

【図11】従来の配線の形成方法によるチェーンコンククトのワイブルプロットを示す特性図である。

#### 10 【符号の説明】


- 1 シリコン半導体基板
- 2 ゲート通穀膜
- 3 ゲート電極
- 4 ソース ドレイン
- 11, 16, 25, 27, 38 層間絶縁膜
- 14 Wプラケ
- 15.24.26.37.39 Sis Na 膜
- 19 第1の配線溝
- 20,34 パリアメタル膜
- 20 21 シートCu膜
  - 22,35 Cu膜
  - 23 第1の配線
  - 30 ビア礼
  - 31 保護材料
  - 33 第2の配線溝
  - 36 第2の配線


[図1]





Cuメッキ後の熱処理によるCuのストレス変化の例

【図2】













【図 1】









# [[4]3]




[45]






【図6】

(a)第2の配線2次エッチング




(b) 第2の配線のパリアメタルの前処理




[図8]

(a)カパー膜の形成




(b) パッド上の開口




### 图7


(a) 第2の配線のメッキ後の加熱




(b)第2の配線の研磨



[図9]








従来方法による構造の違いによるチェーンコンタクトの参響まりの違い。

# 【図11】



従来方法によるW/L=20/10μmチェーンコンタクトの200℃放置試験のワイブ

# フロントページの続き

# (72)発明者 細田 勉

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 F ターム(参考) 5F033 HH11 HH32 JJ19 JJ33 KK01

KK11 KK32 MM02 MM12 MM13

NN06 NN07 PP15 PP27 PP33

QQ09 QQ10 QQ11 QQ21 QQ25

QQ37 QQ48 QQ73 QQ92 QQ98

RR06 RR11 TT02 VV16 WW03

XX02 XX06